PLC文化圏では、電子回路文化圏は別次元のものと思われているふしがあるようです
とりあえず 【NAND回路】をつくってみる-（IC屋さんの文化的に万能らしい）
＊注意：物理接点リレーでの再現はかなり辛いですがやってる方もいるようです。
ということなので NAND2TETRIS を勝手に参考にして
OpenPLCでどこまで再現できるかやってみよう！！！！！！！
パチ パチ パチっ（拍手）
なぜわざわざNAND？
素子が安いかららしいです （OPENPLC上のみでやる分には意味はないです）
最小単位の構成の構築
ＦＢ化するーこれがすべてのもとになる予定
NANDでNOT
NANDでAND
NANDでOR
NANDでNOR
NANDでXOR
3入力NAND回路
4入力NAND回路
MUX 選択回路
MUX4 – DMUX4 選択回路
MUX4 ４つのなかから選択します
DMUX4 ４つのどれかへ出力します
接続点がないから見えにくいんです
FB化 MUX4 TO DMUX4
MUX4WAY16 【IEC61161-3がHDL対応にならないかしら】
本家GiT-ＨＤＬから脳内変換なので合ってるか不明です。（クリックしても拡大しません）
MUX16 を３つ使用します
MUX8WAY16【ハード結線する場合は狂気の沙汰です】
MUX4WAY16を２つ、MUX16を１つ使います
（クリックしても拡大しません）
Ｄの一族：D-LATCH,D-FlipFlop
D-latch
D-FlipFlop
オルタネイトスイッチ 1個のスイッチでオン/オフする
NANDによる半加算器 ー NANDを４つ使うんです
ＦＢ化する
NANDによる全加算器 ー 半分が２つで1人前だそうです
ＦＢ化する
4桁の加算器 桁上がり付き
4桁の加算器のＦＢ化
ついでにエンコーダとデコーダをつくってみる
エンコーダ ：10進数をビット列化にする
各ビットを確認してフラグを立てる
デコーダ ：ビット列を10進数に変換する
ビットのフラグ確認で合成する
実装
３＋７＝１０を計算出来ました。
ALU （１６ビット）
HDLもなんとなく読めるようになる
FB化で動作チェックする
bit -1ビットレジスタ
register -16bit レジスタ
RAM8 -16ビットレジスタ８つ、アドレス付き
やばい、なんかたのしくなってきた・・・
動作確認
アドレスごとにデータの保持を確認
簡易クロック出力
OpenPLC ver4 (beta)現る
RAM64あたりで、そろそろ限界っぽい挙動（エディターが落ちる）がでてきたので 本家HPをみてみるとVer4がでてきてました。
RAM64 -省略 変数追加が重くなってきました
そろそろシステム的に限界らしいー原因箇所は不明
RAM512 -16ビットレジスタ512個、アドレス付き
ワイヤー接続は疲れたので変数指定に変更する
FB化で動作チェック
この時点でコンパイル時間が3分に迫るようになる
ver4で改善されるのだろうか・・・・・
どうやらOpenPLC v4は PythonからJAVA に開発環境を変えてるみたいです
PC (PROGRAM COUNTER)
RAM512,RAM64 のＦＢ削除するとなぜか軽くなったのでもう少しチャレンジ実行
ＰＣはやり方が色々あるらしくこれが正解なのか不明
とりあえずカウントアップはしている模様
右下の動作確認表は見方がわかりません
OpenPLCの限界説に、もやもやしてきたので[nandgame]をやってみた
最初の一歩：リレーが現れる！
ぶっちゃけほぼカンニングで制覇【ハード部】
CMOS版はオプションレベルで現れるようです
ちなみに MUX を２つでＣ接点２つのリレー MY2N(オムロン)ができてしまう
コメント